Tato bakalářská práce se zabývá bezztrátovými kompresními metodami
digitálního obrazu a jejich implementací pro procesor osobních počítačů a pro
platformu Zynq, která v sobě integruje procesor a programovatelný obvod
typu hradlové pole. Práce mezi sebou některé metody nejdříve porovnává z
pohledu jejich schopnosti komprimovat zvolené šedotónové obrazy a jeden
konkrétní algoritmus si volí pro následnou implementaci do hradlového pole.
Vlastní návrh obvodu vybraného algoritmu je stěžejní částí této práce a je
proveden v prostředí Vivado v popisném jazyce VHDL a otestován na
vývojové desce ZedBoard, která obsahuje platformu Zynq-7020.
Anotace v angličtině
This Bachelor thesis deals with the Lossless compression methods of digital
images and with their implementation for Personal Computer Processors and
for Zynq platform, which integrates a processor and a programmable circuit
FPGA. This work at first compares some for the methods from the standpoint
of their ability to compress chosen grayscale images, and it chooses one
specific algorithm for the following implementation into the FPGA. The
design of the chosen algorithm is the crucial part of this work, and it was done
in the Vivado environment in descriptive language VHDL. The circuit was
tested on a ZedBoard development board, which includes the Zynq-7020
platform.
lossless compression, digital image, FPGA, Zynq, processor,
VHDL
Rozsah průvodní práce
59
Jazyk
CZ
Anotace
Tato bakalářská práce se zabývá bezztrátovými kompresními metodami
digitálního obrazu a jejich implementací pro procesor osobních počítačů a pro
platformu Zynq, která v sobě integruje procesor a programovatelný obvod
typu hradlové pole. Práce mezi sebou některé metody nejdříve porovnává z
pohledu jejich schopnosti komprimovat zvolené šedotónové obrazy a jeden
konkrétní algoritmus si volí pro následnou implementaci do hradlového pole.
Vlastní návrh obvodu vybraného algoritmu je stěžejní částí této práce a je
proveden v prostředí Vivado v popisném jazyce VHDL a otestován na
vývojové desce ZedBoard, která obsahuje platformu Zynq-7020.
Anotace v angličtině
This Bachelor thesis deals with the Lossless compression methods of digital
images and with their implementation for Personal Computer Processors and
for Zynq platform, which integrates a processor and a programmable circuit
FPGA. This work at first compares some for the methods from the standpoint
of their ability to compress chosen grayscale images, and it chooses one
specific algorithm for the following implementation into the FPGA. The
design of the chosen algorithm is the crucial part of this work, and it was done
in the Vivado environment in descriptive language VHDL. The circuit was
tested on a ZedBoard development board, which includes the Zynq-7020
platform.
lossless compression, digital image, FPGA, Zynq, processor,
VHDL
Zásady pro vypracování
Seznamte se základními a pokročilými metodami bezztrátové komprese obrazu. Dále se seznamte s platformou APSoC Zynq (Ultrascale+), vývojovou deskou ZCU106 a ZedBoard a balíkem vývojových nástrojů Xilinx Vivado.
Dle rešerše v jazyce C#/C/C++ na PC implementujte vhodné algoritmy komprese - enkodér a dekodér a porovnejte je.
Některé z algoritmů naprogramujte pro vnořená jádra v Zynq a porovnejte rychlost s PC.
Vyberte algoritmus vhodný pro implementaci v HW a v jazyce VHDL jej implementujte na hradlovém poli v APSoC. Výsledky porovnejte s předchozími měřeními.
Zásady pro vypracování
Seznamte se základními a pokročilými metodami bezztrátové komprese obrazu. Dále se seznamte s platformou APSoC Zynq (Ultrascale+), vývojovou deskou ZCU106 a ZedBoard a balíkem vývojových nástrojů Xilinx Vivado.
Dle rešerše v jazyce C#/C/C++ na PC implementujte vhodné algoritmy komprese - enkodér a dekodér a porovnejte je.
Některé z algoritmů naprogramujte pro vnořená jádra v Zynq a porovnejte rychlost s PC.
Vyberte algoritmus vhodný pro implementaci v HW a v jazyce VHDL jej implementujte na hradlovém poli v APSoC. Výsledky porovnejte s předchozími měřeními.
Seznam doporučené literatury
\renewcommand{\labelenumi}{[\arabic{enumi}]}
Pinker, J., Poupa, M., Číslicové systémy a jazyk VHDL, 2006, BEN - technická literatura, ISBN:8073001985
Harris, D., Harris, S., Digital Design and Computer Architecture, 2nd Edition, 2012, Morgan Kaufmann, ISBN:9780123944245
Khalid Sayood. Indtroduction to Data Compresssion, 5th Edition, 2017, Morgan Kaufmann, ISBN: 9780128094747
Seznam doporučené literatury
\renewcommand{\labelenumi}{[\arabic{enumi}]}
Pinker, J., Poupa, M., Číslicové systémy a jazyk VHDL, 2006, BEN - technická literatura, ISBN:8073001985
Harris, D., Harris, S., Digital Design and Computer Architecture, 2nd Edition, 2012, Morgan Kaufmann, ISBN:9780123944245
Khalid Sayood. Indtroduction to Data Compresssion, 5th Edition, 2017, Morgan Kaufmann, ISBN: 9780128094747
Přílohy volně vložené
Obsah CD
FELICS implementace - Složky s projekty pro prostředí VIVADO.
- IP - celé IP jádro
- Project_000 - propojené IP jádro s DMA
Kompresní algoritmy - Spustitelné programy + zdrojové kódy
- DELTA-pro-mereni-casu - pouze pro obrazy s rozlišením 256x256
- DELTA
- FELICS1
- FELICS2
- FELICS3-pro-mereni-casu - pouze pro obrazy s rozlišením 256x256
- FELICS3
- HUFFMAN
- RLE1
- RLE2
- Zdrojové kódy - složka se zdrojovými kódy v jazyce C
Statistika - Excel tabulky.
- Časy
- Statistika sady hlavní - složka s měřením pro 16/12/8bitové obrazy a měření pro obrazy v rozlišení 256x256
- Statistika sady běžné výjevy
- Statistika sady šum
Testovací vzorky - Složky s obrazy ve formátu PGM.
- Sada běžné výjevy
- Sada hlavní 256x256 (8bit)
- Sada hlavní 256x256 (16bit)
- Sada hlavní 2048x2048 (8bit)
- Sada hlavní 2048x2048 (12bit) - nelze správně otevřít v daném formátu
- Sada hlavní 2048x2048 (16bit)
- Sada šum
Text
- ulmanD20_BP.pdf - elektronický text této práce.
Přílohy vázané v práci
-
Převzato z knihovny
Ano
Plný text práce
Přílohy
Posudek(y) oponenta
Hodnocení vedoucího
Záznam průběhu obhajoby
Průběh obhajoby je zveřejněn pouze přihlášenému uživateli.